Jonas Sjoberg, David A. Geiger, Todd Castello,

传统上，大多数印制电路板组装（PCBA）的小型化是通过在封装内堆栈裸芯片而实现的，这样既降低了封装的间距，又可以降低印制电路板上组件和焊盘的间距。不过，对于组件的间距是有限制的。堆栈封装（PoP）为PCBA实现进一步的小型化提供了一种新型的替代方法。本文论述了PoP工艺的通用工艺要求，使用不同的焊盘设计以及用与不用底部填充对机械可靠性的影响。

关键词：堆栈封装;    可靠性;    工艺评估

前言

在手持产品的性能无止境地向着更小、更轻和更先进的方向发展的驱动下，PoP组装技术无疑起到关键的作用。

在封装内堆栈芯片是提高PCBA上的每单位面积的功能性的一种切实可行的方法。然而，在制定堆栈芯片的方案中还是存在一些弊端。首先，这种方法是通用的方法。如果使用的芯片有任何变化的话，就要对芯片的堆栈进行评估，以确认是否需对封装进行更改。例如：芯片缩小，这样的话，就需要改变整个封装的结构。其次，对每个封装作为一个完整的单元进行测试。如果有一个以上的芯片失效的话，就必须拆除整个单元，这样就会使成本上升；这就是众所周知的“复合产量”的问题。最后，需要做的是与为从事芯片堆栈的封装厂家提供芯片的半导体供货商协商方案和对策，这是一项具有挑战性的任务。

2002年，伟创力公司开发的一项PoP工艺中，在采用一个三维产品的单一SMT工艺过程中，将一个组件贴装到另一个封装的上面。结果发现底部组件的上面的焊盘类似于顶部封装上形成的PCB上的焊盘。今天，每个封装都是一个独立的单元，可将其作为通用的IC封装进行全面的测试，所以，我们发现这个领域和其它普通的领域一样不再神秘。另一个优点是可将其作为第二种可供选择的方案，应用于封装工艺中。可在传统的SMT工艺环境下，不需做太多的升级就可实施堆栈封装。因此，堆栈封装实现了对组装的布局配置以及为供应链提供了更大的灵活性。可将堆栈封装用于存储器或装有存储器的处理器，同时实现快速投放市场，对封装测试和复合产量的问题进行更好的管理。

测试媒介物

设计出类似于手机板模样的测试板。面板尺寸为186mm×108mm（图1），板子的表面涂层是有机可焊性保护（OSP）涂层。

面板中四联板的每块板的焊盘布局都是不同的，以便于研究，同时实现成本更低和/或可靠性更高的PCB的不同焊盘布线的替代技术。
1. 非焊料掩膜定义（NSMD）的0.3mm大焊盘；
2. 非焊料掩膜定义（NSMD）的0.25mm大焊盘；
3. 焊料掩膜定义（SMD）的0.3mm 大焊盘；
4. 非焊料掩膜定义（NSMD）的0.25~0.3mm大焊盘。
PCB的外层为六层，这种履铜板涂覆有不含卤化物的松香涂层，这种设计可使微过孔的钻削达到高质量。PCB的内层使用的是FR4。PCB的总厚度为1.1mm(不包括焊料掩膜厚度)。